ALTERA DDRII IP核使用

 图片 1


论及DDRII,大家应该都未生疏,DDRII
SDRAM是次代表双倍速率同步动态RAM。今天小编给大家介绍一下QUARTUS II
下调用DDRII软核。

新建QUARTUSII工程后,在tool下找到Megawizard
plug-in manager,新建起定义宏功能模块 。

图片 2

图片 3

若是达到图,注意在interface下选择external
memory,DDR2SDRAM,语言选择verilog
hdl,输出文件名字填写相应的模块名。

图片 4

如齐图,输入参考时钟50M,根据自己的骨子里输入频率填写,此时钟为DDRII软核中PLL输出时钟。存储器时钟频率根据自己要求填写,以小编的开发板EP4CE15F17为条例,此FPGA上跑DDRII的钟频率也125M-167M。最下的控制数据速率,分为全速和半速。

疾情况下,DDRII的突发长度也4,半速情形下,DDRII的爆发长度为8。

memory
preset根据自己之DDRII芯片选择,如果QUARTUS自带的装中从不,可以于定义,选择modify
parameters。

图片 5

上述参数必须依据DDRII芯片手册及之参数配置。上述参数中Memory
bursrt length决定的欠控制器的速率模式是高效还是半速。

然后径直next,到finish,等待生成控制器文件就得了。

下面让来有些DDRII控制器接口。

图片 6

图片 7

实际端口详细说明和读写控制时序,请参见官方手册。


 

  版权所有权归卿萃科技 杭州FPGA事业部,转载请注明出处
 

 

  作者:杭州卿萃科技ALIFPGA 

 

  原文地址:杭州卿萃科技FPGA极客空间
微信公众号

 


 

   图片 8

 

   扫描二维码关注杭州卿萃科技FPGA极客空间